This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

03-246993

(43)Date of publication of application: 05.11.1991

(51)Int.CI.

H05K 3/46

(21)Application number : 02-042468

(71)Applicant: HITACHI LTD

(22)Date of filing:

26.02.1990

(72)Inventor: MIYAZAKI KUNIO

SUGITA KEN KOBI AKIO

MITSUYOSHI TADAHIKO


MIURA OSAMU TAKAHASHI AKIO **NUMATA SHUNICHI** OGIWARA SATORU YAMADA KAZUJI **INOUE KOICHI**

KOBAYASHI FUMIYUKI

(54) MOUNTING BOARD

(57)Abstract:

PURPOSE: To enhance reliability and a production yield by a method wherein a thin-film wiring layer laminated by many layers is divided into several layers of unit wiring parts and the parts are connected via connecting pads formed at through hole parts between the units. CONSTITUTION: A high-integration-density LSI 13 is connected, by using solder balls 14, to a thin-film wiring layer 12 which has been formed on a ceramic substrate 11. The layer 12 is divided into four units UN 121 to UN 124. The individual UN's excluding the UN 124 are constituted of signal line layers 28, 29 crossing at right angles to each other and of power-supply layers and ground layers 27, 30 on both sides of them. The UN 124 is constituted of pads 15 for connection use to the LSI 13 and of expansion layers 16 used to adjust the pitch of through holes. The individual UN's are connected by using opposite connecting pads 31 formed inside the layers 27, 30 on the surface of the UN's. The size of the pads 31 is made larger than that of through holes 32.



Thereby, a connecting operation can be executed easily, and reliability and a yield can be enhanced.

LEGAL STATUS

[Date of request for examination] [Date of sending the examiner's decision of rejection

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]
[Date of final disposal for application]
[Patent number]
[Date of registration]
[Number of appeal against examiner's decision of rejection]
[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

19日本国特許庁(JP)

⑩特許出願公開

@ 公 開 特 許 公 報 (A) 平3-246993

5 Int. Cl. 5

識別記号

庁内整理番号

❸公開 平成3年(1991)11月5日

H 85 K 3/46

Q 6921-4E

審査請求 未請求 請求項の数 9 (全6頁)

9発明の名称 実装基板

②特 願 平2-42468

②出 願 平2(1990)2月26日

明 @発 者 宮 邦 茨城県日立市久慈町4026番地 株式会社日立製作所日立研 夫 700発明 沯 杉 田 愃 茨城県日立市久慈町4026番地 株式会社日立製作所日立研 @発 向 昭 夫 茨城県日立市久慈町4026番地 株式会社日立製作所日立研 充所内 ②発 明 ф 杏 彦 茨城県日立市久慈町4026番地 株式会社日立製作所日立研

の中の原とし、株式会社日本製作者である。 東所内

⑦出 願 人 株式会社日立製作所

東京都千代田区神田駿河台4丁目6番地

⑫代 理 人 弁理士 小川 勝男 外2名

最終頁に続く

明 枢 2

- 1. 発明の名称 · 実装基板
- 2. 特許請求の範囲
 - 1. セラミツク又はシリコン基板上に多層の薄膜 配線部を有するLSI実装基板において、前記 薄膜配線部が複数の配線層からなる配線ユニツ トに分割されており、かつ前記ユニツトの表面 薄体層と同一面内に形成された接合パツドを通 して各ユニツト間の配線が電気的に接続される 構造を有する実装基板。
 - 2. 前記配線ユニットの一部が信号層と電源層及びグランド層から構成され、前記電源層及びグランド層が両表面に形成され、かつ各層がスルーホールによつて電気的に接続されていることを特徴とする請求項1記載の実装基板。
 - 3. 前記配線ユニツトの電源層及びグランド層は ベタ膜であり、該ベタ膜面内にベタ膜とは電気 的に絶縁されたパツドが形成されていることを 特徴とする語求項2記載の実装基板。

- 4. 前記配線ユニットを構成する配線層の導体層 がCu, Ag, Au又はAgのうちいずれかの 金属で形成されていることを特徴とする請求項 1記載の実装基板。
- 5. 前記配線ユニットを構成する配線層の絶縁層がポリイミドで形成されていることを特徴とする請求項1記載の実装基板。
- 6. 前記配線ユニットにおいて、接続のために相対向する2つのユニット表面の導体パターンの形状が同一であることを特徴とする請求項1記載の実装基板。
- 7. 前記配線ユニット間の接合パッドの大きさが 各内層配線をつなぐためのスルーホールの大き さよりも大きいことを特徴とする請求項1記載 の実装基板。
- 8. 前記ユニントは前記薄膜配線の構成要素とは 異なる仮基板を用いて形成されることを特徴と する請求項1記載の実装基板。
- 9. 前記ユニットは存腹プロセスにより前記仮基 板上に形成されることを特徴とする請求項1記

載の実装基板。

3. 発明の詳細な説明

〔産業上の利用分野〕

本発明は電子計算機における複数個のLSIを搭載する実装基板に係わり、特にセラミック基板上にポリイミドのような有機膜を絶象層とし、輝度プロセスを用いて形成される多層配線基を有する実装基板に関する。

〔従来の技術〕

電子計算機に用いる実装基板においては、LSI 間を被る信号伝送の高速化を図るため、多数の しSIを高密度に実装し、かつ、基板内での信号 遅延を小さくすることが増々重要な課題となつて いる。

このような課題に対し、WやMo等の配線層を 原膜プロセスで形成し積層焼結したセラミック基 板上にポリイミド層間絶象膜とし、CuやAgを 準体層を確膜プロセスで形成した確膜。厚膜混合 基板が注目され、開発されつつある。確膜配線部 におけるポリイミドの誘電率がセラミックスより

細化すると配線厚さを大きくして断面積を確保する必要がある。

このような問題に対し、 審膜配線を別の基板上で形成し、それを入出力端子を有する本来のがいませんとうを表したパックを受けたパックをで接続したパッケージがで接続したパックを関いませる。 このパック は単にセラミック基板から 韓國配線 部をユニット ではして形成するもので、 奪腹配線 部をユニット 化 版のに用いる仮基板がそのままパッケージの 構成

小さく、低低抗のCuやAlを使用できかつ半導体プロセスを用いることによつて、信号伝送の高速化と高密度化が可能となる。

しかし、計算機の高性能化に伴い、単位面積当 りの実装ゲート数が増大し、これに対応するため には薄膜配線層の積層数を増やすことになる。

要素になつていることから、薄膜配線層が不必要 に厚くなり、信号伝送の高速化に対しても好まし くない

また、別の方法として特開昭63-274199号公報 に、配線が形成されたポリイミドフイルムを一括 積層し、スルーホール部を熱圧着する方法が開示 されている。

この方法はスループット時間を短縮化する上で 効果が大きいが、 後間プロセスで溶膜状のポリイ ミドフイルムを扱うことになり、位置合特度の向 上が困難で、かつ、接続点数が極めて膨大になり、 接続部の信頼性が低いという欠点を有する。

[発明が解決しようとする課題]

本発明の目的は上記のような従来技術の欠点をなくし、薄膜配線層の層数の多い基板においても 歩留り良く、かつ短時間で薄膜配線層形成が可能 な構造を有する混成基板を提供することにある。

また、本発明の他の目的は上記混成基板を製造 する方法を提供することにある。

このような本発明の目的を達成するには、まず

多数の後間数を有する薄膜配線層をいくつかの層からなるユニット配線部に分割し、ユニンソト配線部に分割し、ユニットで表でいたでは、配線ユニットを表でいる。 配線 ユニットでは、 では、 では、 では、 では、 では、 では、 では、 できるである。 である。

本発明の実装基板はセラミック又はシリコン基板上に多層の薄膜配線部を有するLSI実装基板であつて、前記薄膜配線部が複数の配線層からなる配線ユニットに分割されており、かつ前記ユニットの表面適体層と同一面内に形成された接合パッドを通して各ユニット間の配線が電気的に接続される構造を有することを特徴とする。

また、前記配線ユニントの一部が信号層と電源 層及びグランド層から構成され、前記電源層及び グランド層が両表面に形成され、かつ各層がスル ーホールによつて電気的に接続されていることを 動物とする。

さらに、前記配線ユニットの電源層及びグランド層はベタ膜であり、該ベタ膜面内にベタ膜とは 電気的に絶縁されたパッドが形成されていること を特徴とする。

前記配線ユニットを構成する配線層の導体層は、 Cu, Al, Au又はAgのうちいずれかの金属 で形成されていることが好ましい。

前記配線ユニツトを構成する配線層の絶縁層は、 ポリイミドで形成されていることが好ましい。

また、前記配線ユニントにおいて、接続のため に相対向する2つのユニシト表面の選体パターン の形状が関ーであることが好ましい。

さらに、前記配線ユニット間の接合パッドの大きさが各内層配線をつなぐためのスルーホールの 大きさよりも大きいことが好ましい。

一方、前記ユニットは前記確膜配線の構成要素 とは異なる仮基板を用いて形成されることが好ま しい。

また、前記ユニツトは薄膜プロセスにより前記 仮基板上に形成されることが好ましい。

[作用]

薄膜配線を複数の配線層を有するユニット分け、ユニット間を接続パッドを介して接続する構造とした理由は薄膜配線層をユニット毎に分割して作製でき、ユニット間の接続を行う前に良品と不良品の週別を行うことによつて最終歩留りを大幅に向上できるためである。また各ユニットを並列して作製することにより、実装基板を作製する時間を大幅に短縮できる。

配線ユニットの構造として信号層を内層にし外層に電源。グランド層を設けた理由は、電源層をびグランド層が基本的にベタ膜であるため、配線を報が微細な信号配線層やスルーホールを保護できるためと、ユニット間の配線層をつなぐ微細を及びから、ユニット間の接続パッドを電源層及びグランド層内に形成でき、ユニット間の接続の信頼性を高めることができるためである。

また、上記配線ユニツトを形成するのに仮基板

を用いるのは、各配線ユニントを逐次プロセスで 形成でき、逐次積層のメリントである配線幅や配 線ピンチの微細化が容易であり、2つのユニント 間の接続時の位置合せ特度を向上でき、かつ接続 時の加圧治具として利用するためである。

さらに上記仮基板がユニント間の接続後、ユニ ツトとの分離が容易に行える材質と表面処理を兼 ねている理由は、ユニツト間の接続部に損傷を与 えずに、仮基板をユニツトから分離するためであ る。

(実施例)

以下、本発明を図面を用いて詳細に説明する。 第1回は本発明に基づく実装基板の断面構造を示す。セラミック基板(11)に形成された雑談配線層(12)には集積度の高いLSI(13)がハンダボール(14)で接続されている。前記確談配線層は4つのユニット(121, 122, 123, 124)に分割されている。 最上層のユニット(124) を除く各ユニットは、互いに直交する2つの信号ライン層(28, 29)とその両側に位置する電源層及びグランド層(27, 30)か ら構成されている。最上層ユニット(124) はLSI との接続を行うためのパッド(15)と、このパッドピッチと下層ユニット内のスルーホールピッチを 実整するための拡大層(16)から構成されているが、場合によつてはこの最上層中に終端抵抗層や電源 層を加える場合もある。

トの接続構造とすることにより、各ユニツトを個

つ配線ユニツトとの接着力を適正な範囲に調整し た表面(22)を有する仮基板(21)を用意し、その上 に電源層あるいはグランド層となる C u 膜(23)を メンキ法により形成する。次いでフォトレジスト (24)を用いてパターンを形成後、 C u 膜(23)のエ ツチングを行う。さらにポリイミドワニスの独布。 熱硬化を行つた後、ポリイミド層(25)の一部をエ ツチングによつて関ロしスルーホール穴(26)を形 成する。さらにスルーホール穴をメツキ法により Сぃで埋めることによつて第一層目(27)の配線形 成を終了する。同様のプロセスを繰返すことによ つて第2層(28),第3層(29)。第4層(30)の導体 配線の形成を完了する。最後に4層目の遺体層内 に設けられた接続パンド表面(31)にAu-Sn, Au-SiあるいはPb-Sn等の合金膜(32)が 形成される。

このプロセスにおいて基板に十分な平坦性と関性が必要なのは第4層目の電面層内に形成される接続パンドの高さを均一に揃え、後で行うユニント間の接続を確実に行うためである。また、プロ

別にかつ並列的に作製、検査できるので実装基板 としての歩留りが向上し、かつ短時間に作製でき る。

第2回はCuとポリイミドを用いた4層からなる配線ユニットを作成する方法を示したものである。まず、Cuやポリイミド膜の形成によつて変形することのない十分な剛性と平担性を有し、か

第3回はユニット間の接続方法を示す。ユニット間の接続にはユニットを作製するために用いた仮基板(21)をユニットのキャリヤ及び接合治具としてそのまま用いる。すなわち仮基板上に形成されたユニット122どうしが相対する様に配し、接続パッドの位置合せを行ってから加圧を行い、パッド面のハンダ(33)が溶融する温度に加熱して

特閒平3-246993(5)

接続を行う。その後プロセス基板のみ配線ユニットから分離し、1つのユニットの接続が完成する。これを繰返すことによって全てのユニットの接続を終了することができる。この場合プロセス基板を分離する際の接続パッドの破壊が心配される場合には他の部分もハンダあるいは熱硬化性樹脂等で接合ユニット間の接着強さを補強してもよい。

また、ユニツト間の位置合せを高精度に行う場合には、ユニツト同士を対向させる前にプロセス 基板上のパターン位置をイメージセンサで読み取り、そのデータを基に自動アライメントを行うようにする。

(発明の効果)

以上、本発明によれば積層数の多い薄膜多層配線をユニット毎に分割して作製でき、かつ、各ユニット毎に検査ができるので全体としての歩留りが飛躍的に向上し、かつスループットを短くできる効果がある。

また、仮基板を用いて配線ユニツトを形成する ことにより、微細な線幅をもつ信号層の形成が容 县になりかつ、各ユニット間の接続のための位置合せ作製の積度が向上し、接続の信頼性を高める効果がある。さらに本発明の実装基板を用いて計算機を作製することにより計算機全体の信頼性を高めることができる。

4. 図面の簡単な説明


第1回は本発明の薄膜多層配線の構造を示す断面図であり、第2回は配線ユニットの作製方法を示す図であり、第3回は、配線ユニットの接続方法を示す図である。


1 1 … セラミック基板、1 2 … 薄膜多層配線、1 3 … L S I、 1 4 … はんだポール、1 5 … LS I との接続パンド、1 6 … 拡大層、2 1 … 仮基板、2 2 … 仮基板表面、2 3 … C u 導体層、2 4 … フォトレジスト、2 5 … ポリイミド層、2 6 … スルーホール穴、2 7 … 第 1 層目配線、2 8 … 第 2 層目配線、2 9 … 第 3 層目配線、3 0 … 第 4 層目配線、3 1 … ユニット間接続パンド、3 2 … スルーホール配線、3 3 … 低融点合金、1 2 1 ,1 2 2 ,1 2 3 ,1 2 4 …配線ユニット。

代理人 弁理士 小川勝男




第1図









第1頁の続き								
⑦発	明	者	Ξ	浦		修	茨城県日立市久慈町4026番地 究所内	株式会社日立製作所日立研
@ 発	明	者	髙	橋	昭	雄	茨城県日立市久慈町4026番地 究所内	株式会社日立製作所日立研
⑦発	明	者	沼	H	俊	-	茨城県日立市久慈町4026番地 究所内	株式会社日立製作所日立研
@発	明	者	荻	原		覚	茨城県日立市久慈町4026番地 究所内	株式会社日立製作所日立研
@発	明	者	帅	B	-	=	茨城県日立市久慈町4026番地 究所内	株式会社日立製作所日立研
個発	明	者	井	上	広	_	茨城県日立市久慈町4026番地 究所内	株式会社日立製作所日立研
@発	明	者	小	林	= =	幸	神奈川県秦野市堀山下1番地 工場内	株式会社日立製作所神奈川